国产.欧美.日韩,国产午夜av,jiujiureav,精品久久久一区,www.这里只有精品,av一级黄色片,精品久久久久久国产三级

【崗位職責】 1. 根據(jù)需求制定芯片規(guī)格，完成芯片系統(tǒng)架構(gòu)設(shè)計、算法設(shè)計以及對應的數(shù)字電路方案設(shè)計，并完成相關(guān)仿真和文檔撰寫 2. 數(shù)字模塊設(shè)計：電能計量，數(shù)字信號處理和模擬電路控制等方向 3. 對初級工程師進行電路基礎(chǔ)和設(shè)計方法培訓，并跟進指導其設(shè)計任務的開展 4. 輔助驗證進行驗證點分解和評審 5. 完成設(shè)計檢查并指定后端流程進行電路實現(xiàn)： 設(shè)計規(guī)則檢查Lint 跨時鐘域處理CDC 電路綜合Synthesis 時序分析STA 可測性設(shè)計DFT 6. 參與系統(tǒng)調(diào)試、樣片驗證、FPGA驗證工作 【任職要求】 基本要求： 1. 集成電路、微電子和通信等電子類專業(yè)，全日制研究生以上學歷 2. 五年以上數(shù)字芯片設(shè)計工作經(jīng)驗，熟悉模塊設(shè)計、SoC、IP集成等某一專業(yè)領(lǐng)域 3. 熟練掌握數(shù)字電路的verilog描述 4. 掌握需求分析和轉(zhuǎn)化的基本方法，能設(shè)計優(yōu)化的，可拓展的電路架構(gòu)來實現(xiàn)芯片需求 5. 熟練掌握規(guī)格書、詳細設(shè)計等文檔編寫，能繪制結(jié)構(gòu)化的設(shè)計框圖 6. 熟練掌握后端設(shè)計（邏輯綜合、靜態(tài)時序分析、形式驗證等）流程，及VCS、VERDI、VC Spayglass和DC等主流EDA工具的使用 7. 掌握RISC-V等CPU的集成與片上總線（AMBA：AHB/AXI/APB等協(xié)議的Bridge/Matrix）設(shè)計 8. 態(tài)度謙和，邏輯清晰，表達流暢，有團隊合作精神 具有以下經(jīng)驗優(yōu)先（一項或以上）： 1. 數(shù)字信號處理算法的硬件實現(xiàn) 2. 電能計量芯片設(shè)計 3. 多電源域低功耗設(shè)計 4. UVM驗證方法學 5. 項目或部門管理 6. 使用Python等腳本開發(fā)設(shè)計和驗證平臺